日時: ２００４ 年 1 月 27 日(火) (9:00 - 17:00)

下記のチュートリアルを受講するには登録が必要です。
早期登録割引の期限は１月１５日（木）です。参加登録のページから登録ができます。

• チュートリアル 1（終日　9:00-17:00）
  • “Recent Advances and Future Challenges in Design Verification,”
    D. Pradhan (Univ. of Bristol, UK), M. Abadir (Motrola, USA), R. Drechsler (Univ. of Bremen, Germany)
  • LSI システムの大規模化に伴い、設計期間に占める設計検証の比重が大きくなっています。また、シミュレーションに頼った設計検証から形式的な手法に基づく検証ツールを用いる機会も増えています。そこで、本チュートリアルでは、形式的な検証手法について、近年の形式的な検証手法の原理と同時に実際的なツールや適用事例などを含めての解説を行います。
• チュートリアル 2（終日　9:00-17:00）
  • “Design and Runtime Techniques for Leakage Control and Minimization of CMOS VLSI Circuits in Active and Sleep Modes,”
    F. Fallah (FLA, USA), Masaud Pedram (USC, USA)
  • CMOS LSI の設計において、消費電力の削減は重要な問題です。近年の微細化とともに、漏れ電流が消費電力の大きな部分を占めるようになり、その制御を行うことが設計での課題となっています。本チュートリアルでは、設計時における漏れ電流の制御手法について解説します。
• チュートリアル 3（終日　9:00-17:00）
  • “System-level Design Methodology for SoC Design,”
    藤田昌宏(東京大学), D. Gajski (UCI, USA), 今井崇明(ルネサステクノロジ), 長谷川隆(富士通)
  • LSI の高集積化に伴い、処理システム全体が 1 チップに搭載されるようになって来ました。このため、ハードウェアばかりでなく、ソフトウェアも含むようなシステムレベルの設計手法が求められています。本チュートリアルでは、システムレベルの設計手法について、現在の手法と今後の方式について解説します。大学および企業からの講師により、理論的な話しだけでなく、実際的な適用例の講演も含まれます。
• チュートリアル 4.1（半日　9:00-12:00）
  • “Low Power Design Techniques and Tools,”
    S. Chattoapdhyay (Intel, USA), R. Patel (Intel, USA)
  • 本チュートリアルでは、低消費電力設計のための設計のテクニックとツールに重点をおいた解説が行われます。Intel の X-scale の設計グループに属する講演者により、実際的な設計テクニックの講演が行われます。
• チュートリアル 4.2（半日　13:30-16:30）
  • “Energy, Fault-Tolerance, and Scalability Issues in Designing Network-on-Chip,”
    R. Marculescu (CMU, USA)
  • 近年のシステム LSI 設計においては、チップ内に複数の演算処理モジュールがあることが一般的です。現在はそれらのモジュール間の接続は単なる結線であることが多いのですが、今後はこれらの接続に何らかのネットワーク構造が用いられることになると考えられています。本チュートリアルでは、チップ内のネットワークの基礎から、応用までの解説を行います。