Sponsored By:
チュートリアル
各分野の第一人者が，システムレベルからデバイスレベルまで，基礎から現場で役立つ実践まで，最新技術を伝授します．企業でのチップ設計，CAD 開発，CADフロー構築をされている方，また，大学や企業でチップ設計やCADの 研究をされている方等に必ずお役に立つ情報です．
- ASP-DAC2007チュートリアル特典
- オール・イン・ワン・テキスト！ 受講するチュートリアルだけでなく 「全てのチュートリアル」を一冊にまとめたテキストを差し上げます.
- 昼食クーポン券付き
- 日時: 2007年1月23日(火) 9:30 - 17:00
- 場所: パシフィコ横浜，会議センター4階
| 時間 | タイトル | ||
| チュートリアル1 (全日) |
9.30 - 17.00 |
65nm 以降の DFM ツール，設計手法と実例 | |
| チュートリアル2 (全日) |
9.30 - 17.00 |
機能検証：計画法とその管理 | |
| チュートリアル3 (半日) |
9.30 - 12.30 |
低消費電力 CMOS設計：研究の最前線 | |
| チュートリアル4 (半日) |
14.00 - 17.00 |
低消費電力 CMOS設計：最先端設計実例 | |
| チュートリアル5 (半日) |
9.30 - 12.30 |
数百万ゲートのASIC 設計向けの高速レイアウト合成手法 | |
| チュートリアル6 (半日) |
14.00 - 17.00 |
現実の組み込みシステム設計のための概念とツール |
- Chair: 池田誠(東京大学)
チュートリアル 1 (全日), 1月23日(火), 9.30 - 17.00 (411+412号室)
65nm 以降の DFM ツール，設計手法と実例
(DFM Tools and Methodologies at 65nm and Beyond)
オーガナイザ:
Andrew B.Kahng - カルフォルニア大学サンディエゴ校 および Blaze DFM, Inc., 米国
講師:
N. S. Nagaraj - テキサスインスツルメンツ，米国
Jean-Pierre Schoellkopf - STマイクロ，フランス
Mike Smayling - アプライダオマテリアルズ，米国
Ban P. Wong - Charterd Semiconductor, 米国
Andrew B. Kahng - カルフォルニア大学サンディエゴ校，米国
☆ 本チュートリアルは，設計製造性（DFM）分野における第一人者である， カリフォルニア大学サンディエゴ校，兼Blaze DFM社創立者兼CTOのAndrew B. Kahng教授オーガナイズによって，65nm世代に突入した今日のDFMツール，お よび設計手法と実例に関して取り扱うものです．同教授らは，これまで，2006 Design Automation Conference(DAC), 2006 DATE(Design Automation and Test in Europe), 2006 ASP-DACなどでDFMに関連したチュートリアルを行いい ずれも好評を得ております．今回は，これまで好評であった内容に加え，DFMの 実例にも重点をおいたチュートリアル構成となっています．☆
65nm世代に突入した今日のDFMツールは，いくつかの基本的な問題を解決しよう と試みている．100nm以下の世代における，”WYSIWYG: 設計したとおりのもの を手に入れる”ことに対する不良を論じるために，平面の形状と，厚さに関し てのシミュレーション手法が整備されつつある．制御不可能な変化に対しては， 統計的な解析手法(SSTA)が研究されている．さらに，欠陥に基づく歩留まり解 析（クリティカルエリア，パタンホットスポット検索）とその最適化（二重コ ンタクト，配線幅拡張など）が広く用いられつつある．このチュートリアルで は，設計者と製造をつなぐDFM技術・手法に関して次のような側面から論じる：
- レイアウトとデバイスの製造性の関係
- レイアウトと配線の製造性の関係
- 変化成分を同定するためのテスト構造・テストチップ設計と，その活用方法
- DFMツール・手法の現状とDFM改善への可能性
- 新たなツールと今後の展望
チュートリアル 2 (全日), 1月23日(火), 9.30 - 17.00 (413号室)
機能検証：計画法とその管理 - 検証の収束への道を目指して -
(Functional Verification Planning and Management - The Road to Verification Closure is Paved with Good Intentions)
オーガナイザs:
Andrew Piziali - ケイデンス，米国
Avi Ziv - IBM, イスラエル
講師:
Andrew Piziali - ケイデンス，米国
Avi Ziv - IBM, イスラエル
☆本チュートリアルは，最先端のSoCの設計において不可欠となっている機 能検証に関して，その概要の紹介を行うとともに，効率的に検証し検証結果を 収束させるために不可欠な検証の計画法およびその管理に関して，実際の検証 実例を基にして行われます．また，実際にその場で検証計画に関しての簡単な 演習も行うことで検証計画のノウハウの紹介も行います．講師は，IBMにおいて 検証技術を担当しているZiv博士とCadenceのPiziali氏です．☆
このチュートリアルでは，現在産業界で検証過程の管理と評価のために広 く用いられている最先端の技術・手法を紹介する．検証を予定通りに完了させ るためには，検証プロセスの計画作成，管理および評価が不可欠である．検証 問題の取り扱い範囲を定量的に示し，問題を明確化し，計画に対する検証の進 捗状況を測定することにより，検証スケジュールの不確定さを劇的に削減し， 設計変更やスケジュール変更に対して柔軟に対応できるフレームワークを提供 することができる．この計画の作成過程においてはまた，検証に伴うリスクの 解析・管理のため，検証過程の予測に必要な情報を得る事ができる．正しい検 証計画の作成，管理および評価により，スケジュール遅れを防ぐとともに，品 質の向上をもたらすことができるようになる．本チュートリアルでは，検証技 術に関しての基礎知識を紹介した後，具体的な検証の実例を用いた実践的な検 証計画の立案に関する演習を行うことで，検証計画に対する理解を深めること を目指す．
チュートリアル 3 (半日), 1月23日(火), 9.30 - 12.30 (414+415号室)
低消費電力 CMOS設計：研究の最前線
(Low Power CMOS Design: The Fabrics: Research Front-End)
オーガナイザ:
黒田忠広 - 慶応大学
講師:
若林整 - ソニー
黒田忠広 - 慶応大学
Ankur Gupta - ケイデンス，米国
Luca Benini - ボローニャ大学，イタリア
☆ 本チュートリアルは，慶応大学黒田忠弘教授による低消費電力CMOS設計の最新の研究側面を デバイス，回路，EDA，システムの各側面から鳥瞰するものとなっております． 最新のデバイス・プロセス面からの低電力技術に関しては，毎年１２月に米国で開催される IEDM(International Electron Devices Meeting)のCMOS Devices Committeeの委員でもある ソニーの若林氏により2006年１２月に報告された最新の情報を交えて行われます． また，黒田教授による回路レベルでの電力削減手法，EDAベンダーからケーデンスの A. Gupta氏によりEDAレベルでの電力削減に向けての取り組み，課題を整理し， それらの解決のためのEDAの実例に関する紹介が行われます．また，システムレベルの 電力制御，管理に関してはこの分野の一人者であるボローニャ大学のL. Benini教授により， 実例を交えた講演が行われます． ☆
本チュートリアルでは，低消費電力CMOS設計に関しての最先端の研究に関して，
(1) プロセスデバイスレベル，(2) 回路レベル，(3) EDAレベル，(4)
システムレベルをカバーする．
- (1) では，IEDM2006における報告も含めた最先端のデバイス構造の紹介と，それらにおける諸問題，特に電力に対して与える影響に関して取り上げる．
- (2) では，回路レベルでの電力削減手法に関して鳥瞰する．
- (3) では，EDAレベルでの電力削減に向けての取り組み，課題を整理し，それらの解決のためのEDAの実例に関して照会する．
- (4) では，システムレベルでの電力制御・管理に関して実例を挙げながら述べている．
チュートリアル 4 (半日), 1月23日(火), 14.00 - 17.00 (414+415号室)
低消費電力CMOS 設計: 最先端設計実例
(Low Power CMOS Design: The Applications: State-of-the-Art Practice)
オーガナイザ:
黒田忠広 - 慶応大学
講師:
服部俊洋 - ルネサステクノロジ
井上淳樹 - 富士通研究所
炭田昌哉 - 松下電器
濱田基嗣 - 東芝
☆ 本チュートリアルは，慶応大学黒田忠弘教授による低消費電力CMOS設計に関して， 午前中のチュートリアル３の最先端研究の紹介を受けた，実際の最先端システムLSIの 設計事例の紹介が行われます．最初の３件は，ルネサス，富士通研究所，松下電器から， マルチメディア向けのシステムLSI設計事例を取り上げており，チュートリアル３でも 紹介されている種々の低電力技術の適用例とそれにより得られる電力削減効果に関して， これまでにISSCCなど著名な学会で報告されている0.25um-90nm世代における設計事例が 述べられます．また，最後の１件は，ISSCCの論文委員の東芝の濱田氏により無線向け システムLSI設計に実際に用いられている電力削減手法の紹介が行われます． ☆
本チュートリアルにおいては，低消費電力CMOS設計に関しての最先端の設計 事例に関して，アプリケーションプロセッサなどのシステムLSI設計，および無 線向けシステムLSI設計に実際に用いられている電力削減手法に関しての紹介を 行う．
チュートリアル 5 (半日), 1月23日(火), 9.30 - 12.30 (416+417号室)
数百万ゲートのASIC 設計向けの高速レイアウト合成手法
(
Fast Physical Synthesis for Multi-Million Gate ASIC Designs)
オーガナイザ:
Charles J. Alpert - IBM, 米国
講師:
Charles J. Alpert - IBM, 米国
☆ 本チュートリアルは，レイアウト合成分野における第一人者である，IBMの Chales J. Alpert博士により，実例を交えた最新のレイアウト合成手法全体に 関して，配置，バッファ挿入，最適化，レイアウト合成フローの構築に関して 鳥瞰できる講演内容となっています．☆
本チュートリアルでは，設計効率を改善するための新しいレイアウト合成 手法に関して，以下の分類にしたがって紹介する：
- 配置手法：複数階層によるクラスタリング手法など，配置を高速化する新しい手法に関して述べるとともに，高品質の配置が可能であることが証明されている最新の力学手法に基づく配置手法(force-directed placement)についても述べる．また，マルチサイクルラッチの配置問題に関しても言及する
- バッファ挿入手法：高速にバッファを挿入する新たな手法に関して延べるとともに，配線混雑の制約に対処する方法について述べる
- 最適化モデル：再合成，バッファ挿入などいかなる変更が必要になった場合でも，それらの変更を受け入れるか，拒否するかに関して，変化分を静的に解析することにより適切に評価するための仕組みが必要となる．ここではこの評価モデルに関して述べる
- すべてを一度に取り扱う：筋の通ったレイアウト合成を行うためには，すべての手法をくみ上げる必要がある．ここでは，電子的な修正，最悪遅延パスの最適化，配線長の削減，面積の削減などをフローの中に組み込み，タイミング制約を満たす手法に関して延べる．レイアウト合成フローを取り扱うための設計手法に関しても述べる．
チュートリアル 6 (半日), 1月23日(火), 14.00 - 17.00 (416+417号室)
現実の組み込みシステム設計のための概念とツール
(Concepts and Tools for Practical Embedded System Design)
オーガナイザ:
Nikil Dutt - カルフォルニア大学アーバイン校，米国
講師:
Daniel Gajski - カルフォルニア大学アーバイン校，米国
Andreas Gerstlauer - カルフォルニア大学アーバイン校，米国
Samar Abdi - カルフォルニア大学アーバイン校，米国
☆ 本チュートリアルは，カリフォルニア大学アーバイン校Nikil Dutt教授のオーガナイズにより， 同校のGajski教授らによる組み込みシステム設計のための，概念から実際のツールにいたるまでを， MP3プレーヤーの設計という実例を挙げながら行われます． ☆
本チュートリアルでは，サイズ，複雑度がますます増大し，種々のものを集積 する必要が増す組込みシステムの設計手法と課題に関して，モデリング，合成， 検証の面から論じる．今日の組込みシステムは，トランザクションレベルなど のハイレベルで設計・開発される．一方，その実装においては，対象とするプ ラットフォームにマッピングする必要がある．したがって，ハイレベルでの記 述は，プラットフォームを意識したRTLもしくはCレベルのコードに変換され， EDAツールおよびソフトウエアへと振り分けられる．すべての組込みシステム設 計記述について，無矛盾性や機能的な正確さを検証可能でなければならない． 本チュートリアルでは，以下の重要な観点を取り扱うとともに，MP3プレーヤー などの設計を実例として最新の組込みシステムの設計の紹介を行う．
- 組込みシステムに求められるもの
- 仕様，トランザクションレベルでの組込みシステムのプログラミングとモデリング
- 組込みシステムを複数のHW/SWプラットフォームで実装・検証を実現するためのツール
- HW, SW およびインターフェースを，ハイレベルの記述から合成するためのツール
- シミューレーションやFPGAによるプロトタイピングによる組込みシステムの検証
- 組込みシステムのための設計学とツールフローを確率するための今後の展望